设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 大家有遇到过编译log中有的模块在verdi中打开波形时，此 ...

返回列表发新帖

查看: 7437|回复: 12

[讨论] 大家有遇到过编译log中有的模块在verdi中打开波形时，此模块却是undefined吗

发表于 2023-3-6 17:01:55 | 显示全部楼层

就是3楼说的原因，一般为了避免verdi编译和vcs编译吃的宏定义不同，通常verdi打开时直接吃vcs编译好的kdb文件

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-18 21:53 , Processed in 0.010689 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表