CML转CMOS时钟接在反相器输出端首尾相接的反相器作用是什么？

lidequan

锁存器

lidequan

你好，我尝试理解一下“”纠正相位差”。纠正相位差就是我们希望CK2和CK2b是一组非交叠时钟（例如在chargepump中），我们先不考虑是低电平不交叠还是高电平不交叠。具体分析如下：假设第一个latch，上面一条线的信号为1，下面一条线的信号为0.此时latch中锁存一个状态。当上面线的信号翻转为0时，相当于向memory中写入数据，即由于latch的作用，下面线一定会置位1.简单的说，就是让上面线和下面线一定是反向的。
关于尺寸的选择。latch需要起到上面所说的作用，就是说当ck2和ck2b错位了，上面信号线翻转为0时，下面线还依然保持为0，此时就是需要latch去做竞争，将下面线拉回为1.需要设计合理的尺寸时此时的latch竞争能力更强。