在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 7735|回复: 22

[求助] at speed 测试,为什么有时需要OCC 提供4个capture cycle?

[复制链接]
发表于 2022-2-25 09:38:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
at speed 测试时,采用OCC结构,OCC可以控制capture 过程中pulse 的个数,例如4个capture cycle。咱们一般不是只需两个两个吗?launch 一个,capture一个,多出来的capture cycle用来干什么?什么情况下才会用到多于2个capture cycle的情况呢?
 楼主| 发表于 2022-3-21 09:55:49 | 显示全部楼层


   
fatal404 发表于 2022-3-20 22:18
一般最基本的Scan的时序是两个pulse,但是这个是stuck_at 这种fault的,但是OCC应该是有了transition 这种f ...


感谢回复!

加OCC是为了解决普通ATE 无法提供高速function clock的问题,它用于切换at speed测试时PLL产生的fast clock(capture阶段用)以及ATE进来的slow clcok(shift阶段用)。stuck at测试的shift和capture只需slow clock就够了,且capture阶段只需要一个 cycle就够了,因此无需OCC。

at speed 测试,常用的两种capture方式,一是launch-on-shift,二是launch-on-capture,目前常用的是第二种,且一般情况下即capture阶段(SE变低的阶段)只需两个cycle即可。

有一些特殊情况,比如multicycle,就需要多余两个cycle的情况。

回复 支持 3 反对 0

使用道具 举报

 楼主| 发表于 2022-4-2 10:01:56 | 显示全部楼层


   
lizhihao1225 发表于 2022-3-31 10:25
为什么stuck-at只需要一个capture cycle 而at-apeed要两个


由fault model决定的,stuck-at 是单点故障建模,当PI和PPI都加上后,只需通过一个capture cycle将combination cloud的response capture到scan cells中,最后被shift out进行 observe;at-speed是一种测试方式,用于测试transition fault, path delay fault,甚至bridge fault,但主要测试transition fault。我们通常说的的at-speed,可以近似认为是transition fault,transition fault的建模方式就是用0~1或1~0的跳变,因此必须有两个vector才能实现。以0~1为例,shift阶段已经让故障点保持为0了,为了让该故障点产生一个transition,需先用第一个 capture cycle让其变为1,第二个capture就是同stuck-at一样了,就是将combination cloud的response capture到scan cells中,所以at-speed比stuck at多出的一个capture cycle是由transition本身故障模型决定的;

另外,at speed用一个capture cycle也行,就是我之前提过的launch off shift方式,不过这种方式对SE要求较高,一般用得很少。
回复 支持 1 反对 0

使用道具 举报

 楼主| 发表于 2022-4-6 09:35:53 | 显示全部楼层


   
老毛桃 发表于 2022-4-2 10:45
fast pattern? 看一下那个pattern 的类型


好的,感谢回复
回复 支持 反对

使用道具 举报

 楼主| 发表于 2022-9-21 16:51:57 | 显示全部楼层


   
HeNGBB 发表于 2022-9-13 10:13
Stuck-at测试通常需要高覆盖率,而往往memory的shadow logic比较难覆盖影响覆盖率
所以引入RAM-SEQ Pattern ...


学习了,感谢回复
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-1-8 09:59:09 | 显示全部楼层


   
tianzeli 发表于 2025-1-7 16:31
您好,大佬我想请问一下。在AT SPEED 测试期间,OCC的FAST CLK比SLOW CLK还低。比如FAST CLK=8Mhz .SLOW CL ...


做下去是没问题的,我的理解是OCC不care clock频率大小。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-1-10 10:05:59 | 显示全部楼层


   
tianzeli 发表于 2025-1-9 09:58
好的感谢大佬,我们内部时钟大多数都处于高频时钟。只有单独的几个模块时钟是处于比SLOW CLK还低。继续做 ...


我的建议是ATPG推少量pattern,然后仿真拉波形看看。如果一切顺利,自然就不用处理。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-6-16 10:16:51 | 显示全部楼层


   
nonblocking 发表于 2025-6-14 14:41
你说的是set_atpg -capture_cycle 4这个命令么?这个不是表示捕获的周期数,而是努力程度(effort)。如论你 ...


针对常规的Launch-On-Capture transition delay,pattern中capture阶段有几个脉冲由design结构+capture_cycle个数决定:design是简单的full-scan,不管capture_cycle设置为多少,transition pattern中capture阶段最多只有两个pulse;如果design是partial-scan,capture cycle指定为4的话,transition pattern阶段最多可以达到4个pulse
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-13 03:32 , Processed in 0.024012 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表