在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 7927|回复: 6

[求助] 用VCS做synopsys提供的systemVerilog 实验仿真遇到的问题

[复制链接]
发表于 2018-1-3 16:10:05 | 显示全部楼层
回复 2# nativeda


   thank you for replying, my vcs runvcs -Mupdate counter_4bit.v tb_counter_4bit.v -debug_all -full64 &

ran completed:
../simv up to date
CPU time: 1.564 seconds to compile + .065 seconds to elab + .399 seconds to link

[1]    Done                          vcs -Mupdate counter_4bit.v tb_counter_4bit.v -debug_all -full64


But the following got dumping:
Command line: ./simv

--- Stack trace follows:

Dumping VCS Annotated Stack:
#0  0x00007fd5a92d2827 in waitpid () from /lib64/libc.so.6
#1  0x00007fd5a923e827 in do_system () from /lib64/libc.so.6


please help
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-21 13:16 , Processed in 0.010571 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表