用VCS做后仿，反标sdf的问题

jake · 发表于 2020-11-14 02:29:47

你的 sdf 里是 recrem, 但库的 Verilog model 不是。查一下 DFNCNB0BWP7T 这个flop 的 Verilog model. 通常 model 里有 `ifdef，选择是否合并 setup hold, removal recovery。加上这个就可以了

jake · 发表于 2020-11-14 10:33:52

在 VCS 命令行加上 -define NTC -define RECREM 应该就可以了。
也可能是 +define+NTC +define+RECREM. VCS 很久不用了。请查一下 VCS 手册

jake · 发表于 2025-4-28 01:21:16

本帖最后由 jake 于 2025-4-27 11:24 编辑

lgs4903483 发表于 2025-4-27 06:53
请问大佬 t22 memory的v model里面有setuphold(edge）但是sdf 写不出这种格式的，导致反标不上，请问这 ...

Innovus, Tempus可以加选项
write_sdf -version 3.0 -setuphold merge_always ...

其他工具应该有类似选项

账号		自动登录	找回密码
密码			注册

[解决] 用VCS做后仿，反标sdf的问题