Virtuoso XL Constraint Manager很少人用，是因为不好用还是入门难

颜鹏飞

对于Constraints的核心功能——电路对版图实现的约束，对电路设计师和版图工程师之间的协作能力要求很高。

Constraints的核心目的，是电路设计师对版图实现过程，进行提前的额外的考虑，并以Constraints的形式进行要求，而不是文档或者口头。

以下总结来自于电源类小设计公司的个人实践体会：
（电路强、版图强）
我和一个电路设计师试过几回，我们这情况不划算，就算了，因为一般的实现上的要求，版图这边的设计规范都能覆盖和做到；电路需要特别考虑的地方较少，通过电路标注和直接沟通，就够了，不需要额外在EDA中进行约束了。

我这是属于版图较有经验的情况，能够在默认模式下符合绝大部分的电路实现需求。

（电路强、版图弱）
我设想一下，如果电路设计师很有经验，而版图工程师不那么有经验，Constraints就能发挥主要作用了么？好像也不对劲，这种情况，电路设计师如果只提供约束，版图的实现效果恐怕仍然不会好，因为这种约束，只能算得上是要点约束，不可能覆盖所有版图设计。仍然也必须由电路设计师对版图工程师提供充足的讲解、指导和检查。这种情况下，要么Constraints就没用了，要么作用就弱化了。

（电路弱、版图任意）
如果电路设计师没有足够的物理实现经验，那他很难做出合理的Constraints，Constraints就没什么好处。

---

   

This formal specification facilitates a vastly improved dialog between front-end and back-end engineers.  ——cadence help。该形式化规约有助于显著优化前端与后端工程师之间的沟通机制。

“沟通机制”，在不同公司不同团队里，表现千差万别。
“沟通机制”，在现实里，有很多种。
constraints是virtuoso提供的“一种”沟通机制，他的良好采用，一定要和团队组织相适应。

---

如果不追求这个Constraints的核心功能，而是单使用其在layout的辅助功能，倒是非常值得研究推广，比如2楼이지은 提到的这些功能。但是这些功能，是有不少竞争者的哦