在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2890|回复: 1

[求助] DC综合时verilog文件读入的问题

[复制链接]
发表于 2016-9-5 16:54:45 | 显示全部楼层
tcl写错了。
file.list里先 set rtl_list [file1 \
                                   file2 ]
在DC脚本里 source ./file.list
然后 analyze -format verilog ${rtl_list}
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 10:41 , Processed in 0.012311 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表