设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 关于器件上的高压走线问题

返回列表发新帖

查看: 6069|回复: 11

[求助] 关于器件上的高压走线问题

发表于 2021-3-11 18:10:21 来自手机 | 显示全部楼层

高压跨过P衬底上的两个N型区（NWELL或N+）那么这就成了一个NMOS，P衬底是背栅，被跨N型区是源漏，如果这条线与S端压差超过了厚氧阈值，那么两个N型区就短路了

回复支持 1 反对 0

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-17 03:19 , Processed in 0.010942 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表