设计10bit SAR ADC前仿真enob太低

suwbjin9527

我将比较器换成理想的，enob=10，但是比较器单独仿真，noise是满足SAR ADC的设计的，请问可能是什么原因？

suwbjin9527

   

dxwn 发表于 2025-7-14 16:35
Hi，怎么仿的noise cdac电容量级是多少，比较器输入对管尺寸是多少。麻烦依次回答下。
...

用的是动态比较器，加100倍工作频率的transient noise，扫描比较器的输入电压，仿真数个周期，当正确率为84%的时候，对应的电压就是比较器的sigma（输入参考噪声）。我设计的SAR ADC LSB是700uV，设计的比较器的3σ<0.5LSB.  
电容阵列用的vcmbased，单位电容5f，单边总电容2.56p。
比较器输入对管尺寸是扫描来的，12u，enob大概在9位。

suwbjin9527

   

ADC_coco 发表于 2025-7-14 17:49
电容阵列上的余量+量化的电压的性能有多少

具体指什么性能？

suwbjin9527

   

模拟的小Jayhang 发表于 2025-7-14 18:08
实际比较器的输入端寄生电容是什么量级，小信号比较的时候有没有亚稳态？ ...

可变寄生是0.4f，固定的寄生是14f，没有亚稳态现象

suwbjin9527

   

YyuanRTs 发表于 2025-7-15 10:41
比较器仿真的正负方向都看了吗？这个仿真会被offset影响的

比较器前仿真没有offset

suwbjin9527

   

dxwn 发表于 2025-7-15 14:44
有没有看过CDAC输出节点的电压 是否与以下两点一致：

①理想comp时；

设计的比较器cdac输出电压和理论值相差几毫伏，第一位开关转换后相差2mV，第二位大概1mV......
理想比较器cdac输出电压和理论值差不多，差别大概在0.1mV

suwbjin9527

   

模拟的小Jayhang 发表于 2025-7-16 10:17
这个寄生电容看起来不大，你的比较器输入对管尺寸设计是否合理，在系统里比较器比较时间是否充分呢？
同 ...

固定的就是图中这个fixed，在choosing analyses-options-misc中，选择captab选项，仿真完成后，在results-print-capcitance table中查看结果

suwbjin9527

   

模拟的小Jayhang 发表于 2025-7-16 10:17
这个寄生电容看起来不大，你的比较器输入对管尺寸设计是否合理，在系统里比较器比较时间是否充分呢？
同 ...

可以看一下我楼上的回复吗，cdac输出的电压和理想值会有1~2mV的差别是导致enob下降的原因吗？

suwbjin9527

   

dxwn 发表于 2025-7-17 14:48
不好意思这两天没上线，或许这里就是定位到原因了，可以share一下你的比较器的结构吗，以及ADC的采样速率 ...

结构是FIA比较器，采样速率很低，200k左右，