请问各位大佬，如何用一个clk产生两相不交叠时钟和斩波信号

上官轩晖

   

Bayamx 发表于 2022-5-7 20:53
电路由A1、A2、A3这3部分组成，A1是输入缓冲级，将输入信号分为两个相反的信号，A2是由或非门和延时单元构 ...

问一下为什么不直接用反相器链产生不交叠时钟？而是在A2级用一个latch产生？A2中的delay有什么要求吗？

上官轩晖

   

Bayamx 发表于 2022-5-8 18:42
真不好意思，我也没深入研究过，只是用过这一种互不交叠时钟电路

刚才仿真想了一下，如果是50%占空比时钟，只用反相器是不能产生不交叠时钟的，所以必须借助latch的记忆属性。delay+NOR的延迟就是两个不交叠时钟边沿的时间差，所以这个值多大取决于其他电路需要多大的不交叠程度。