在锁相环环路中提供了一定增益的buffer，怎样判断它的输入负阻不会引起不想要的振荡呢？

上官轩晖

说一下我的想法，
1.负阻不一定震荡，比如latch,得多极点系统且相位满足相位条件才能震荡
2.震荡还有个要求是dΦ/dω<0，你把Z输入阻抗转换成极坐标的形式看看相角是不是满足条件？
其实，最简单的方法，给Buffer一个输入直流偏置看下tran仿真有没有震荡不就好了
如果Buffer震荡的话，相当于LCVCO和Buffer两个振荡器的相互耦合，LCVCO到Buffer注入的能量应该要大一些，所以会像CML分频器一样发生注入锁定现象吧。

关于增益和噪声的问题，我觉得不应该把Buffer的输入阻抗当成影响谐振腔设计的主要因素吧。buffer的增益尽可能高可以降低buffer噪声对整体相位噪声的贡献。理想情况下,buffer的输出是一个边沿极其陡峭的方波。期待其他高人的分析。

上官轩晖

   

kanon0530 发表于 2020-8-6 14:46
不是太懂您说的输入阻抗用极坐标表示怎么画图，我这边的ADE工具只有s参数有极坐标选项。
您的意思是不是 ...

振荡器在小信号分析时候，震荡的情况不就是相当于一个实部为负阻，虚部为0的阻抗。用cadence的calculator计算，如果在这个可能震荡频点，阻抗的相角arctan(real(Z11)/imag(11))<0,说明在这个局部区域可以等效为一个LC电感模型，自然buffer也就会起振。我说理想方波其实就是想表达，buffer的过零点斜率要比VCO输出的过零点陡峭。

对于分布式的，不应该仿真Kf看稳定性吗？

上官轩晖

   

kanon0530 发表于 2020-8-7 14:32
关于输入阻抗我又去看了一下，下图上方是buffer的输入阻抗实部，下方是atan（real（Z11）/imag(Z11)）。
...

只需要看负阻部分区域，看起来震荡边缘或者不震。如果震，也震不咋好，从幅度上来说，稍微有点噪声电路就就有实部的损耗了。关于是不是看成分布电路，看你的工作频率对应的波长，是不是要考虑模块之间的阻抗匹配。Kf稳定性是从S参数（入射波&反射波）角度看，反射波大于入射波，也就是S11,S22的模大于1。不是搞毫米波的，具体的我也记不太清了。