带隙基准提供VREF和leader搭建的理想二阶调制器联仿，信噪比下降12dB

gtfei

带隙基准输出经过buffer了吗？VREF是需要一定充放电带载能力的，需要buffer来提供该能力。

gtfei

   

3317283886 发表于 2024-2-23 11:23
有的，第一个buffer是单位缓冲器，第二个buffer是把单端VREF转换为差分VREF

1、检查VREF转差分后的实际电位和SDM单仿给的值能否对应

2、瞬态下检查VREF+和VREF-上的建立是否平稳

gtfei

   

3317283886 发表于 2024-2-23 13:50
带隙输出VREF和SDM单仿给的值对应，我把带隙和调制器接上，用tran仿真，把VOUT用Spectrum计算SNR，87dB。 ...

所以你问题中的12dB下降是指，使用相同电路的情况下，勾选trannoise和不勾选进行仿真，发现勾选trannoise后信噪比下降12dB是吧？
如果是因为加入trannoise引起的信噪比下降，就需要你提供其它信息了：
1、fft相关设置
2、噪声积分带宽设置值
3、对比一下前后两次频谱图明显差异在哪，底噪是否整体上抬，主信号能量是否变化，谐波能量是否恶化？

gtfei

   

3317283886 发表于 2024-3-1 23:34
这星期有事耽搁了这个，你看看这是理想VREF和实际带隙联仿的调制器输出频谱区别，都是取得8192点。频率1- ...

从频谱对比上看起来，信号能量正常，底噪提升比较大，可以算一下带隙和buffer的积分噪声有多大，想办法把带隙和BUFFEER的积分噪声做低，同时加大SDM的采样电容应该也有一些提升。