WPE&STI对版图的影响

大江南北

1.wpe和sti对版图的影响是以什么方式体现出来呢？寄生吗？

2.2.对wpe和sti，用什么方法促使前端仿真出wpe和sti呢？而不是后端一直try版图，符合前端的仿真？

大江南北

   

andyfan 发表于 2023-6-28 21:41
如果是T家的PDK，可以调用管子的时候，调整相关的参数，看对器件的影响；也就是在版图开始之前，可以预估大 ...

这个需要design相当有经验

大江南北

   

krr 发表于 2023-6-29 15:14
前辈，我现在抽取PEX时，选择的noRC，后仿真的结果与前仿真相差较大，应该是LOD、WPE这些效应导致的，那 ...

通常看看关键器件，关键路径FP的位置对不对，这是一方面，另一方面看看wpe加的是否满足foundry的要求，比如T家的wpe是2um，还有就是sti，能合并的SD尽量合并及加dummy，避免sti ，关键器件的位置尽量靠模块中间位置放置

大江南北

   

andyfan 发表于 2023-6-30 16:18
你贴的图不是有各种效应的影响么，把对应的on点开就好了啊。

另外LOD主要是STRESS的影响，同样的拉大面积，对N、P的趋势是相反的（我指的是VT和IDSAT的变化趋势）


请问能说的详细点吗？

大江南北

   

andyfan 发表于 2023-6-30 20:54
简单说，就是STI是在硅表面挖的坑，然后填入隔离介质，哪填入的介质成分和硅构成必然不一样，原子结构 ...

应力减小，PMOS 和 NMOS的趋势相反

意思是应力减小，如果NMOS的VT及 IDSAT变大，那么PMOS的VT 及IDSAT变小？



对PMOS ,NMOS的前后仿真怎样对齐呢？