设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 用verilog写计数器

返回列表发新帖

查看: 5775|回复: 19

[求助] 用verilog写计数器

发表于 2013-12-15 22:27:57 | 显示全部楼层

如2楼所说，先设置一个有使能的ns级计数器，当矩形波的上升沿一到来，就给计数器一个使能信号使其计时，然后当矩形波下降沿一到来，就关闭计数器，这样就明显了！

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-17 09:09 , Processed in 0.011766 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表