DFT中全速测试有哪些方法，怎么自己设计OCC电路？求赐教！

fangwang85

回复 3# zhangjirong


   你好，我的理解是ref clock是提供给pll的用来倍频的参考时钟，ate clock应该是ate 机器的时钟，ref clock 时钟原来设计里面有定义周期和脉宽， ate的脉宽不知道能不能改，默认是 45 ，55；也看到有的设计改成50到80的。
理解不对的话，请指正