LDO的PSR疑问

fightshan

电源的波动从pass device是gm*R倍放大到vout，另一路从运放过来到了pass device的gate则是经过了-gm*R倍放大到vout，如果我有一个完全没有电源抑制能力的运放，1:1的把电源波动传递到pass device的gate端，那么pass device引入的电源波动则被完全消除？我的想法有没有什么问题？

fightshan

   

popfly51 发表于 2019-4-23 20:17
Vdd到Vg的影响不会是1：1, 不然为什么还要考虑OP的PSRR呢。

是啊，为什么要考虑OP的PSR呢？从我的结论看起来完全不用考虑OP的PSR，所以我的想法哪里错了？

fightshan

   

acging 发表于 2019-4-24 10:49
你gm*R的假设不成立，这两路的增益并不是这样。
另外你也没有考虑到pass transistor的cgs, cgd。
你可以看 ...

只看低频的PSR，不需要考虑电容；gm*R是common gate和common source的增益但是直流增益是反相的因此差个负号，当然common gate的增益还可以考虑体效应，不过这里没考虑

fightshan

   

acging 发表于 2019-4-24 13:49
你的vg和vdd是相同ripple的话，common gate和common source都不放大了，因为vgs永远是恒定了，当然vdd ri ...

提高loop gain即可

这句话可以说对也可以说错，看你从哪里提高loop gain，如果你提高反馈系数增加运放开环增益，PSR确实会变好，如果运放的PSR很差，1:1的把电源波动传递到pmos的gate端，那么提高pass device这里的增益gm*R也会使PSR变好，但是如果你的运放PSR很好，电源的波动基本不会传递到pass device的gate端，那么gm*R无论多大整个LDO的PSR都不会变得更好，这里都是说的低频

fightshan

   

acging 发表于 2019-4-24 15:49
既然只考虑低频，那只要做个high gain opamp就好了，而且是很容易实现的。LDO第二级的增益本来就有限，又 ...

第二级增益会变，增加环路增益确实没必要在这纠结，实际做电路也不会这么做，但这样看起来在LDO里面的运放需要一个比较差的PSR

fightshan

   

vdslafe 发表于 2019-4-24 15:30
你可以仿真验证一下你的猜想对不对

我仿真了，这就算是我在仿真中遇到的实际问题，就像下面这个帖子一样，环路增益很高，PSR却很差，能相差40dB，不过下面这个帖子是理想运放搭的电路，不存在电源波动通过运放传递到pass device gate端的问题，所以我的想法可以解释这个现象，但是我自己做的电路实际上运放是会传递电源波动到pass device gate端的，PSR反而变低了，这是我不理解的地方。

http://bbs.eetop.cn/thread-484050-1-2.html

fightshan

   

vdslafe 发表于 2019-4-24 17:05
说明你的理解错了。

建个输出管的小信号模型，自己推导一下，很难吗？

不难，我是根据小信号推导的结果来问这个问题的，这是我为什么困扰的地方，我放一张截图，是一个CICC论文里面的结论，我自己的推导和这个一样


A Low Noise, High Power Supply Rejection Low
Dropout Regulator for Wireless System-on-Chip
Applications