大电容负载的Buffer如何设计环路补偿？

xuwenwei · 发表于 2021-4-25 08:37:41

本帖最后由 xuwenwei 于 2021-4-25 08:42 编辑

楼主分享的那个网站的文章里面只是提到了miller电容的一些东西，实际如果主极点放在外面的话 miller电容越大越不好，越小也没效果的吧如果是ahuja 连接方法的miller电容其实也是会把主极点放在第一级而非输出级的，所以主极点放在输出的话，miller其实可以不用。

xuwenwei · 发表于 2021-4-25 10:07:32

lwhlwh612 发表于 2021-4-25 09:14
ADI的做法就是ahuja结构，输出PAD反馈到EA第一级(两级折叠cascode)的cas管Source端。
...

如果是这样其实也不知道你反向的这个产品的主极点在哪里吧可能主极点已经在里面了为了获得较好的瞬态响应吧

xuwenwei · 发表于 2021-4-25 10:53:10

本帖最后由 xuwenwei 于 2021-4-25 11:00 编辑

lwhlwh612 发表于 2021-4-25 10:32
通过算节点的等效RC，明显EA第一级输出节点会比输出节点大太多，所以主极点位置肯定是在内部的。但是Data ...

猜测：会不会其实该电路本身是为了无负载电容而设计的，所以当你的负载电容太大的话，内部的miller补偿可以忽略，越大自然越稳定，当然我这个假设是外部的电容大到miller的效果降低了的情况

另，我在看一篇文章，里面说开始主次极点决定的话，加miller电容是不会改变主次极点位置的，不知道怎么理解

账号		自动登录	找回密码
密码			注册

[求助] 大电容负载的Buffer如何设计环路补偿？

浏览过的版块

站长推荐 /1