SARADC前仿真问题求助

nanke

楼主要问的应该不是这个问题，不知该怎么回答，勉强说两句。

(1)噪声模型与实际测试的关系  ~是有误差的，模型的误差，仪器的误差

(2)开关电容噪声计算和仿真的问题 ~建议阅读buris murmann讲 switch capacitor noise的两篇小论文~ 单就瞬态仿真而言，fmax越大/fmin越小，越准确，实际为了仿真时间考虑取个经验值。

(3)是什么导致仿真出来的噪声如此之大，是KT/C噪声还是有其它因素？ ~不知楼主电容取了多大

nanke

   

老尤皮 发表于 2019-7-15 10:24
求boris murmann那两篇文章的名字

一篇是论文Thermal Noise in Track-and-Hold Circuits: Analysis and SimulationTechniques一篇是PPT，
PPT自己找吧，主要内容相似

nanke

   

zs12345678 发表于 2019-7-15 18:36
(1)经验值通常取多少为好？ fmax fmin scale
（2）分析后主要是比较器噪声造成的
...

（1）
我前面提得论文里有经验值，但主要针对的是采样保持电路kT/C噪声，8bit fs，设仿真1024个周期则 fmin=fs/1000，fmax=100~150 fs。
但比较器开关速度是采样的16倍？为了仿真比较器噪声fmax应该更高吗？
主要是速度和精度的trade off，可以多仿真几次对比，希望你能分享下经验

（2）
比较器热噪声（非kickback noise）有这么大，是电路有问题吗？
请教一下你的CDAC和比较器用的什么结构，CDAC用了non-binary rebundancy 和吗？比较器用了预放大吗，输入管尺寸多大？噪声确定来自于比较器而不是VREF？
另外，单独仿比较器噪声应是可行的，速度也比较快。

没动手做过SAR，问的问题可能不对，请见谅。