gm/id 短沟道的电路设计问题

rfham

hi，
最近尝试用gm/id方法做低功耗设计，看了文章A Basic Introduction to the gm ID-Based Design，文中使用的.18um工艺，rm*ro要比65nm大很多，但是MOSFET 沟道长度L<100nm时的输出阻抗rout急剧下降，使得本征增益gm*ro也降低了，在文章A Basic Introduction to the gm ID-Based Design中，作者最后的例子，首先通过增益确定了沟道长度L，然后通过计算pole，得到漏极电阻，进而得到gm=10(Gain)/Rd，此时，作者并没有考虑MOSFET输出阻抗rout, 得到需要的gm值为12.5，然后作者通过fT做桥梁，找到适合的gm/id值，因此也就得到了电流信息，电流再除以电流密度，得到W, 进而完成所有设计。

我对gm/id的理解：
此方法是用仿真的方法得到了亚阈值附近的非线性初值，使得设计者得到高阶非线性，手算困难的参数。

我的问题是
1. 倘若用65nm单管去做，为了拉高本征增益，L变得很大，看过P.R.Gary书, 可采用cascode，请问，有没有好的例子可以参考？
2. <100nm的工艺在数字设计中有低功耗，高速的好处，但是到了模拟设计中，怎么有效避免短沟道效应给设计者带来的困难（手算困难，高阶效应）？

欢迎拍砖

rfham

   

JoyShockley 发表于 2019-3-28 22:28
纯粹的模拟电路可以用IO 管设计，即使是28nm工艺，也能有L = 180nm/150nm的管子。
传统结构不能用最小尺寸 ...

谢谢大神指导，但有一个问题关于IO管，是什么样的管子？我想用65nm去设计一个LNA。