TSPC中脉冲计数器和吞咽计数器

lwzunique

P和S是异步的计数器，通常P和S是由准静态移位寄存器实现的可load的D触发器，没有必要做成TSPC的结构，TSPC的结构主要是做PS之前的双模预分频器，比如4/5预分频器。
verilog得代码少见，具体电路还是有不少的，等我传给你。

lwzunique

以上文件就非常接近实际电路了，但是还一定是你所需要的实际电路。
设计的时候要要注意一下几点：1.D触发器有上升沿触发，有上升沿触发的，通常选择上升沿，别搞错了。2.延时优化要注意，对于延时的优化，通常加反相器是不好用的，常用的方法是调整load的逻辑，然后通过加D触发的形式来优化，至于怎么加D触发器，这就不好说了，具体的电路实现上有很多的调整途径，你要通过仿真，观察波形，仔细思考，多仿真，看看波形，应该就知道怎么调整了。

lwzunique

宽带CMOS锁相环中小数分频器的设计.pdf (5.9 MB , 下载次数: 491 )

2017-3-28 08:38 上传

点击文件名下载附件
PS_counter

download.pdf (1.04 MB , 下载次数: 361 )

2017-3-28 08:38 上传

点击文件名下载附件
PS_counter

PS_counter

lwzunique

   

单人影 发表于 2025-4-10 19:22
你好，想请问一下，我看大部分P/S减法计数器都是使用的异步计数，为什么不使用同步呢？
...

我没有深究过这个问题，一个比较直接的原因：p或者s计数器中的异步dff的频率是逐级降低为上一级的1/2的。那么逐级的功耗是下降的，同步设计中这些dff应该是同一个频率。其次，同步计数器的结构也要复杂，逻辑门个数也多，面积也大，而且同时工作在高频，也进一步加大功耗。还有一点可能的原因，这是模拟工程师手搓的电路，搭建同步的逻辑相对复杂一点，异步的对于纯手工搭建，相对逻辑简单友好一些。
这个地方原理上是可以采用同步计数器的，如果这个计数器不是模拟实现，是数字工程师代码实现的，那就是同步的逻辑，这种实现也是有的，针对的是频率低的分频器。