在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] modelsim se 10.1a emouse win32 + crack 脚步足迹 2014-6-1 22712 xuxms 2014-6-3 08:49
Design Compiler User Guide(Version Z-2007.03,)  ...2 fangjingyao 2007-4-2 184313 mnkskimo 2014-6-3 00:03
[资料] 低功耗设计经典资料  ...2 crazychen 2013-1-17 157045 taiishan 2014-6-2 10:16
[原创] verilog 云创工作室经典书  ...2 zuige2011 2013-3-31 164702 tigerguo66 2014-6-1 21:20
清华的cadence经典版本  ...234 LittleRabbit 2009-11-12 3513932 zhaowenzhe 2014-6-1 17:42
coding styles论文集  ...2 mirrorman8037 2006-12-30 175092 sxhhhjicbb 2014-5-31 23:02
[资料] ASIC design at Ericsson  ...23 free2bird 2010-9-14 234804 ID2007 2014-5-31 17:33
eBook Verilog HDL--Guide to Digital Design Synthesis 2Ed  ...23456..9 kaoruzhu 2007-12-11 8414193 dcircuit 2014-5-31 13:55
Design Recommendations for Altera Devices and the Quartus II Design Assistant 智慧棒 2009-2-1 62835 yariyari 2014-5-31 09:41
Design Compiler User Guide, version Z-2007.03  ...23456..12 MOSFET 2007-12-28 11617934 arashnum 2014-5-31 01:03
[资料] IC_Compiler_User_Guide_2010.03 winever 2013-6-22 11899 mcm_shell 2014-5-31 00:01
altera verilog hdl encoding style 2007  ...2 keenboyee 2008-8-11 183969 dyfd1219 2014-5-30 20:54
synopsys 的 coding guideline stormwood 2008-9-2 92288 dyfd1219 2014-5-30 20:53
Guide to HDL Coding Styles for Synthesis  ...2 kongleelk 2007-6-1 163763 dyfd1219 2014-5-30 20:50
[资料] dsp builder入门级资料,《现代DSP技术》潘松等著。 H.J.S 2013-12-23 42396 molf1998 2014-5-30 16:44
RTL代码优化~~  ...23456..8 bryan_wang 2006-12-11 7014329 hao3081 2014-5-30 16:42
[求助] 代码覆盖率问题求助 ziseouranle 2014-5-30 01920 ziseouranle 2014-5-30 15:59
[资料] DE2实验例程源码  ...2 simba888 2011-11-9 105982 huanghoujing 2014-5-30 14:00
quartus 视频教程 还不错  ...23456..9 learners 2008-10-25 8718872 drakedog 2014-5-30 04:49
FPGA视频教程-液晶LCD1602实验  ...23456..12 yyphpu 2009-10-12 11015624 drakedog 2014-5-30 04:48
FPGA视频(值得一看)  ...2 chuyueqiang 2009-9-17 1611103 drakedog 2014-5-30 04:45
好东西“asic_design_guide”下载 ddvzxd 2009-9-23 62139 drakedog 2014-5-30 04:37
[资料] 高等应用数学问题的MATLAB求解代码 swain168 2013-9-7 42815 drakedog 2014-5-30 04:36
[原创] Aldec Active-HDL 8.3问世 可与Matlab Co-Sim  ...23 yuelengyueming 2010-8-2 2110206 elmh 2014-5-30 01:28
VERILOG HDL快速入门 (中文) dushilang 2008-4-21 22285 billzhang027 2014-5-29 15:28
[资料] Verilog HDL入门教程 jiefeng1999 2013-11-30 22016 billzhang027 2014-5-29 15:26
[原创] 【启芯】【公开课】数字逻辑综合技术视频 05-01 Synthesis Optimization Techniques 启芯工作室 2014-5-29 02289 启芯工作室 2014-5-29 14:28
[求助] XUPV5-LX110T Virtex-5 VGA 輸入 a1013944 2014-5-29 01357 a1013944 2014-5-29 11:46
[资料] 使用XPS建立最小系统(自己总结的fpga内置CPU)资料已传 星空游无穷_ 2011-4-29 72641 richardxingxing 2014-5-29 09:35
[资料] Design Challenges at 65nm and Beyond  ...23 onthefly 2010-4-25 205219 nareshreddy 2014-5-29 03:02
[资料] FPGA SEU的资料 lp_junior 2010-2-16 92491 ANSOFTCAROLINE 2014-5-28 19:14
[原创] verilog初学者要注意的有些地方  ...2 nulijiayou 2013-5-28 145591 Mockingbird 2014-5-28 19:04
[资料] verilog 基础教材 AMBA 总线 arm-mali图形处理器  ...2 hhc789 2012-3-28 144710 samattica 2014-5-27 17:36
8086 core part2 tomvsjerry 2004-1-13 74046 ben5430 2014-5-27 17:20
[求助] 有偿求xilinx SRIO程序 fjelly 2014-5-27 02785 fjelly 2014-5-27 15:27
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 19:25 , Processed in 0.049897 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块