设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 特权同学FPGA助学专版
收藏本版 (20) |订阅

特权同学FPGA助学专版 今日: 0|主题: 570|排名: 181 

版主: 特权fpga
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] 玩转Zynq连载29——[ex51] 制作裸跑程序的启动文件BOOT.bin rousong1989 2019-9-30 04417 rousong1989 2019-9-30 14:15
[原创] 玩转Zynq连载28——[ex50] 第一个Zynq系统工程“Hello Zynq” rousong1989 2019-9-30 03439 rousong1989 2019-9-30 13:14
[原创] 玩转Zynq连载27——导出PS硬件配置和新建SDK工程 rousong1989 2019-9-25 02960 rousong1989 2019-9-25 09:46
[原创] 玩转Zynq连载25——[ex04] 基于Zynq PL的自定义IP核集成 rousong1989 2019-9-20 02127 rousong1989 2019-9-20 11:37
[原创] 玩转Zynq连载24——用户自定义IP核的移植 rousong1989 2019-9-15 02383 rousong1989 2019-9-15 10:03
[原创] 玩转Zynq连载23——用户自定义IP核的创建与封装 rousong1989 2019-9-9 02126 rousong1989 2019-9-9 10:59
[原创] 玩转Zynq连载22——[ex03] 基于Zynq PL的PLL配置实例 rousong1989 2019-9-6 02106 rousong1989 2019-9-6 08:15
[原创] 玩转Zynq连载21——Vivado中IP核的移植 rousong1989 2019-9-4 02004 rousong1989 2019-9-4 10:08
[原创] 基于Xilinx MIS IP的DDR3读写User Interface解析  ...2 特权fpga 2016-10-13 126357 m780407 2019-9-4 10:08
[原创] 玩转Zynq连载20——基于FPGA的模块化设计 rousong1989 2019-8-31 01411 rousong1989 2019-8-31 09:39
[原创] 玩转Zynq连载18——[ex01] 小试牛刀，基于Zynq PL的第一个工程 rousong1989 2019-8-25 01939 rousong1989 2019-8-25 17:20
[原创] 玩转Zynq连载17——新建Vivado工程 rousong1989 2019-8-23 01794 rousong1989 2019-8-23 11:11
[原创] 玩转Zynq连载16——Ubuntu16.04 64bit安装 rousong1989 2019-8-23 01498 rousong1989 2019-8-23 10:34
[原创] 玩转Zynq连载15——使用GIT进行工程备份和版本管理7 rousong1989 2019-8-19 01894 rousong1989 2019-8-19 09:05
[原创] 玩转Zynq连载15——使用GIT进行工程备份和版本管理7 rousong1989 2019-8-16 02029 rousong1989 2019-8-16 17:18
[原创] 基于FPGA的FIR滤波器IP仿真实例 rousong1989 2019-7-16 22738 Miya.huang 2019-8-13 15:03
[原创] 基于FPGA的图像FFT滤波处理 rousong1989 2019-8-8 02288 rousong1989 2019-8-8 11:37
[原创] Xilinx FPGA入门连载6：ISE与Modelsim联合仿真之关联设置 特权fpga 2015-9-16 64189 lingking 2019-8-6 16:01
[原创] FPGA入门：Verilog/VHDL语法学习的经验之谈  ...2 特权fpga 2015-2-10 109940 Miya.huang 2019-7-31 14:45
[原创] 玩转Zynq连载13——使用GIT进行工程备份和版本管理5 rousong1989 2019-7-3 11872 keke87 2019-7-24 10:33
[原创] Xilinx Artix-7 FPGA快速入门、技巧与实例连载2——FPGA基础概念 rousong1989 2019-3-6 14120 mnp55 2019-7-19 00:56
[原创] FPGA实战演练逻辑篇57：VGA驱动接口时序设计之4建立和保持时间分析 rousong1989 2015-8-2 22426 mnp55 2019-7-18 23:02
[原创] FPGA实战演练逻辑篇60：VGA驱动接口时序设计之7优化 rousong1989 2015-8-10 12191 mnp55 2019-7-18 23:01
[原创] FPGA实战演练逻辑篇60：VGA驱动接口时序设计之7优化 rousong1989 2015-8-10 12149 mnp55 2019-7-18 23:01
[原创] Xilinx FPGA入门连载23：PLL实例之功能简介 特权fpga 2015-11-10 12605 mnp55 2019-7-18 23:00
[原创] 玩转Vivado之Simulation 特权fpga 2016-1-13 23924 mnp55 2019-7-18 23:00
[原创] FPGA实战演练逻辑篇4：Verilog与VHDL 特权fpga 2015-3-16 32270 mnp55 2019-7-18 22:59
[原创] 基于FPGA的图像拉普拉斯边缘提取 rousong1989 2019-7-10 02135 rousong1989 2019-7-10 09:15
[原创] 基于FPGA的图像拉普拉斯锐化处理 rousong1989 2019-7-8 02703 rousong1989 2019-7-8 18:18
[原创] 玩转Zynq连载13——使用GIT进行工程备份和版本管理5 rousong1989 2019-6-27 01835 rousong1989 2019-6-27 14:32
[原创] 玩转Zynq连载12——使用GIT进行工程备份和版本管理4 rousong1989 2019-6-27 02454 rousong1989 2019-6-27 14:05
[原创] 玩转Zynq连载11——使用GIT进行工程备份和版本管理3 rousong1989 2019-6-23 01820 rousong1989 2019-6-23 08:22
[原创] 玩转Zynq连载10——使用GIT进行工程备份和版本管理2 rousong1989 2019-6-21 01702 rousong1989 2019-6-21 17:00
[原创] 玩转Zynq连载9——使用GIT进行工程备份和版本管理1 rousong1989 2019-6-19 02299 rousong1989 2019-6-19 15:16
[原创] 玩转Zynq连载10——使用GIT进行工程备份和版本管理2 rousong1989 2019-6-19 01692 rousong1989 2019-6-19 14:48
下一页 »
12345678910... 17下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-14 10:17 , Processed in 0.012598 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块