在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: erizen

[资料] visio用于FPGA开发时的画时序图库

[复制链接]
发表于 2012-12-22 20:59:24 | 显示全部楼层
哇~~急需这东西啊~~~
发表于 2012-12-23 00:08:10 | 显示全部楼层
不错的东西!支持
发表于 2012-12-23 10:19:53 | 显示全部楼层
好东西!下下来看看
发表于 2012-12-23 16:03:59 | 显示全部楼层
thanks!!!!!!!!!!!!!
发表于 2013-5-21 10:59:30 | 显示全部楼层
谢谢楼主分享
发表于 2013-5-21 18:10:31 | 显示全部楼层
tks a lot
发表于 2013-5-31 08:44:29 | 显示全部楼层
很有用的资料噢,谢谢
发表于 2013-5-31 13:27:07 | 显示全部楼层
哦,试试,现在用的TimeGen,还行,看下这个
发表于 2013-5-31 15:12:41 | 显示全部楼层
好东西,谢谢!
发表于 2013-7-20 09:03:29 | 显示全部楼层
楼主好人,非常感谢!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 06:29 , Processed in 0.025437 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表