在encounter中timing 时setup 和 hold 相对于uncertainty设置的时间最小值为多少

陈华009

大侠们，我在做encounter中，设置uncertainty 时间为0.5，这样设置会不会很小，时钟频率为100MHz，然后如果以0.5的uncertainty 时间的话，setup 和 hold能够认为正确的范围是怎样的。

yhang0

在时序收敛的前提下可以尽量设的大一点

陈华009

回复 2# yhang0


    我试了，如果设成1就过不了，改变面积大小可能可以通过。若果实在不行，这个大小可以么

陈涛

uncertainty不是这么猜的，
一般的做法看置顶FAQ

61ping

回复 4# 陈涛

去看了一下FAQ里面Q1.8      原理是那么说没错，但是set_uncertainty的 -setup 和 -hold项分别表示，applied to setup/hold check only，不应该直接用来给值，至少用这个命令是不对的吧

陈涛

回复 5# 61ping


    没太明白你说的意思

AveryYoung

回复 6# 陈涛


    版主问一个问题，

如果主时钟的uncertainty已经确定为1ns，那么其分频时钟的uncertainty是一样的这个值么？如2,4,8分频等，分频当做同步和异步处理时，这个uncertainty是不是有不同的？

永不言弃

我们设的就是0.5 为啥设这个值 不清楚

xjg@hmes

回复 8# 永不言弃


setting of uncertainty

			Uncertainty
			Clock	OCV	Xtalk	PLL	Gap between the
			skew		delay	Jitter	Pre And Actual
Logic Synthesis			○	○	○	+	○
(Pre Layout STA)
Prototyping			○	○	○	+	-
P&R(Ideal)
P&R(PropagatatedCLK)			●	○	○	+	-
Setup without Xtalk SDF
Hold without Xtalk SDF			●	○	○	-	-
Sign Off			●	●	●	+	-
Setup with Xtalk
Hold with Xtalk			●	●	●	+	-

○：预测值
●：已定值(已经确定的值不能考虑为Uncertainty)
+ ：规定值
- ：不需要的值
Note：
The PLL jitter needs not be cnsidered at hold check value,because the
same edge as the CK is checked.However,the pll jitter needs to be considered
when the edge is different than the CK or when the clock domain is different
than the CK.

The vaule is different among the PR flow.

jimin_qu

回复 9# xjg@hmes


    请问hold with Xtalk 为什么需要+ PLL jitter 呢？