eetop公众号 创芯大讲堂 创芯人才网

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 186|回复: 2

[求助] DC 如何屏蔽掉某些模块的timing violation

[复制链接]
发表于 2021-5-21 11:03:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 494693243 于 2021-5-21 11:10 编辑

有一个 模块, 在前端DC 时,会报出timing violation,已经拿到后端做hard core,后端表示timing 能收敛
这种情况下,前端DC 就不需要关注这个模块的内部timing 了,但是接口timing 还是需要关注的,所以把这个模块房子chip 级一块综合,但是这个模块报出的timing violation会影响工具的对其他路径的优化,有什么办法可以屏蔽掉这些违例吗
1. 我使用了group_path 的命令 : group_path -name  AAA -from [ Block/*/Q] -to [Block/*/D]
在时序报告里,仍然可以看到 这个模块的违例, 并且它的分组是按照其时钟 分的, 不存在 AAA 里面, 这是什么原因

2. 我是否可以使用false_path 把里面的违例全部屏蔽掉,到后端再去掉set_false_path 命令, 不清楚这种会不会有问题

3. 各位路过的大佬, 还有其他建议吗
发表于 2021-5-21 14:39:14 | 显示全部楼层
降低weight工具即使看到vio 也不会care太多;既然是真path, DC还是不要直接false 掉,否则可能飘到PR收敛不了的程度。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-5-21 16:20:17 | 显示全部楼层


daipeng 发表于 2021-5-21 14:39
降低weight工具即使看到vio 也不会care太多;既然是真path, DC还是不要直接false 掉,否则可能飘到PR收敛 ...


能说下命令怎么写吗。
我总感觉我设置的group_path 命令有问题。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2021-9-29 10:38 , Processed in 0.061251 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表