高速数据采集问题

arsenal1215

    设计出现一些问题，需要咨询大佬看下如何处理，问题如下：

    设计上有12路的AD芯片采样，每路有2个LVDS数据通道，时钟频率125MHz，数据通道之间均没有做等长；需要FPGA正确采样数据；
    芯片工作流程是FPGA发出burst时钟到AD芯片，之后AD芯片返回数据，以及随路时钟。

    目前的设计使用FPGA内部工作的全局125Mhz时钟采样，在UCF文件里加上一定的约束，input delay等，之前还可以正常工作，但是现在slice已经用掉83%，这种设计方法好像没办法再继续稳定使用了。Xilinx Spartan-6系列。

    我的想法是：
    1、约束新增虚拟时钟，UCF如何加虚拟时钟还没找到；
    2、使用其中一片AD芯片的随路时钟采样数据，也相当于一个时钟采集12路数据；

    请各位大佬指点一下，这种情况需要如何处理，谢谢！