在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 1511|回复: 8

[招聘] 三月急招,上海AI企业,急需FPGA工程师 薪资开放,待遇优厚

[复制链接]
发表于 2019-3-26 20:54:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
岗位:FPGA工程师   
职位描述:
Generate sub-module design specification from prototype architecture;
Design high-speed (>500MHz) circuit, including RTL coding, IP using, simulation, timing closure and bit file generation;
Port asic to FPGA, generate/run/debug test cases on FPGA;
Write design report;
Build up and maintain FPGA test platforms, including PCB schematic design and layout support.

职位要求:
BSEE with 3 years of experience in circuit design with FPGA;
More experience in IP using/debugging, such as PLL, MCU, PCIe and DDR4 interface;
Knowledge in DDR4 memory system and Intel server platform;
Familiar with lab equipment, such as oscilloscope and logic analyzer;
Familiar with PLD/FPGA design flow using verilog and EDA tools such as Xilinx ISE and Altera Quartus;
Knowledge in TPM, encryption IP etc. is a plus.

工作地点:上海和昆山

非猎头,内部推荐,有考虑的发简历到我邮箱610448613@qq.com,也可QQ私聊。


 楼主| 发表于 2019-3-27 10:31:19 | 显示全部楼层
 楼主| 发表于 2019-3-27 15:21:29 | 显示全部楼层
 楼主| 发表于 2019-3-28 10:34:10 | 显示全部楼层
 楼主| 发表于 2019-3-31 11:13:05 | 显示全部楼层
 楼主| 发表于 2019-4-10 13:20:27 | 显示全部楼层
 楼主| 发表于 2019-4-18 13:16:00 | 显示全部楼层
 楼主| 发表于 2019-4-28 15:02:48 | 显示全部楼层
 楼主| 发表于 2019-6-9 10:01:53 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 07:15 , Processed in 0.026606 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表