在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2763|回复: 3

[讨论] 关于用C语言进行芯片验证的一些疑问

[复制链接]
发表于 2019-3-19 13:12:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,小白最近关于芯片验证陷入一些疑问。具体如下,希望有大牛给与点拨。目前主流的验证方法是UVM验证方法学,但是了解到C语言和SystemC也可以做芯片的验证工作。我的问题是:
         1. C语言做验证如何对DUT施加激励?
         2. 如何验证输出是否正确,通过观测波形吗?
         3. 如何收集功能覆盖率?
         4. 使用C语言写驱动程序,配合FPGA做板级验证这种方式的合理性?

我有查到使用PLI接口调用C程序,这么做不还是需要在verilog/SV环境下,PLI调用的C程序是只起到添加激励的作用吗?

发表于 2019-3-20 17:04:23 | 显示全部楼层
PLI接口的方式确实是如此,但并不仅仅SV集成了这种方式。要明确给DUT激励的本质是什么,其实就是给一组信号一些数值,只要仿真工具能够识别即可,UVM方法学只是提供了一个封装好的环境组件和激励方式而已。所有SV搭建起来的组件,只要换成C或者SC即可,只不过在实现上有些差异罢了。
 楼主| 发表于 2019-3-28 09:13:05 | 显示全部楼层


gaurson 发表于 2019-3-20 17:04
PLI接口的方式确实是如此,但并不仅仅SV集成了这种方式。要明确给DUT激励的本质是什么,其实就是给一组信号 ...


嗯,理解了一些。非常感谢。
发表于 2019-3-30 22:48:06 | 显示全部楼层
THANKS
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 08:20 , Processed in 0.018262 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表