tmax跑出来的pattern在实际芯片上失效

yutou95 · 发表于 2018-2-24 13:57:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

tmax生成的DFT pattern，用tmax fault simulation以及VCS仿真parallel模式，都可以pass，显示0 mismatch，但是用实际的芯片去跑的时候，会出来几千个位置的失效，失效位置不同芯片之间有细微差异，但是大致是相同的。
用vcs去跑的时候是有加上sdf文件的，跑了几个conner都是0mismatch

想请问有没有人知道这是怎么回事？大家都是怎么处理这种情况的？

黑崎一护776 · 发表于 2018-3-8 09:05:39

是不是跑serial更真实一点

jacky.sun · 发表于 2018-3-8 09:20:16

跑一下serial试试

yutou95 · 发表于 2018-3-20 16:01:20

回复 2# 黑崎一护776

跑过serial，也是0mismatch

yutou95 · 发表于 2018-3-20 16:02:13

回复 3# jacky.sun serial 和 parallel模式都是0mismatch，很困惑

慢慢啃骨头 · 发表于 2018-3-20 16:53:45

有可能是制成工艺上的问题导致的fault吧

yutou95 · 发表于 2018-3-20 17:46:05

回复 6# 慢慢啃骨头

基本所有的dies回来都会有或多或少的失效，且失效并不是很稳定。这样子的话，基本dft pattern就没法用了。
想请教一下，一般这种失效都是怎么处理的？

ustc12 · 发表于 2018-3-22 12:31:18

试过加电压或者降时钟了吗？shmoo做了吗？

eda—wdy · 发表于 2018-3-22 17:08:12

回复 8# ustc12

shmoo是什么能解释下吗

yutou95 · 发表于 2018-3-23 11:27:43

回复 8# ustc12

加电压，降时钟，移动采样点都试过，但是出来的fail点一直不稳定。

[求助] tmax跑出来的pattern在实际芯片上失效

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2