设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SDRAM、DDR3、DDR4 verilog model

123 4 5 6 7 8 9 10 ... 26 / 26 页下一页

发新帖

楼主: 、窝里康

[资料] SDRAM、DDR3、DDR4 verilog model

发表于 2017-9-17 11:44:30 | 显示全部楼层

THANK YOU

回复支持反对

发表于 2017-9-18 14:58:11 | 显示全部楼层

好东西，感谢分享!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-9-20 10:31:07 | 显示全部楼层

在学习ddr，找了一些仿真模型，都是verilog写的

DDR3 SDRAM Verilog Model.zip (69.19 KB)

sdr_sdram.zip (12.15 KB)

ddr4_verilog_models.zip (1.04 MB)

回复支持反对

发表于 2017-9-20 14:38:45 | 显示全部楼层

你好，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-9-20 21:27:40 | 显示全部楼层

先看看  谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-9-21 09:18:34 | 显示全部楼层

谢谢lz分享。。。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-9-21 09:19:08 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-9-21 17:14:19 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-9-25 16:36:22 | 显示全部楼层

感谢分享～

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-9-25 20:29:05 | 显示全部楼层

Thanks

回复支持反对

123 4 5 6 7 8 9 10 ... 26 / 26 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-26 21:28 , Processed in 0.025709 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表