EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
查看: 959|回复: 2

[原创] CSMC 0.5um+0.35um 工艺, N-well为什么不需要mask?

[复制链接]
发表于 2016-5-24 20:22:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
查看了CSMC 0.5um+0.35um 工艺的PDK,感觉很奇怪,里面有这样的描述:
③. N-well & LVN layer need not mask in this process。

为什么呢???
 楼主| 发表于 2016-5-25 09:39:54 | 显示全部楼层
回复 1# tiancai3385


    有谁知道吗?
回复 支持 反对

使用道具 举报

发表于 2016-5-26 16:51:51 | 显示全部楼层
可以直接问下工艺厂商。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-9-28 22:07 , Processed in 0.054048 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表