EETOP 创芯网论坛

找回密码

  登录   注册  

搜帖子
300信元+30个幸运抽奖|电子书《4种方法帮助您高效进行元器件表征》
查看: 799|回复: 2

[原创] FPGA实战演练逻辑篇55:VGA驱动接口时序设计之2源同步接口

[复制链接]
发表于 2015-7-29 11:15:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x

VGA驱动接口时序设计之2源同步接口

本文节选自特权同学的图书《FPGA设计实战演练(逻辑篇)》

配套例程下载链接:http://pan.baidu.com/s/1pJ5bCtt


好,有了这些信息,我们可以分析一下这个接口的时序要求,然后对其进行约束。这个输出的信号,其实是很典型的源同步接口,它的时钟和数据都是由FPGA来驱动产生的。一般的源同步接口的寄存器模型如图8.25所示。在我们的这个系统中,发送端是FPGA,而接收端是ADV7123芯片。如果传输的速率比较高,那么数据和时钟上升沿的严格对齐则要依靠PLL产生可调相位的时钟信号来保证。不过,我们这个25MHz或者50MHz的时钟通过较好的时序分析和约束后,则不必动用PLL(特权同学,版权所有)

1.jpg

8.25 源同步接口寄存器模型






发表于 2019-7-18 23:07:50 | 显示全部楼层
Thank you
回复 支持 反对

使用道具 举报

发表于 2019-12-31 13:33:11 | 显示全部楼层
thanks for sharing
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-2-29 21:40 , Processed in 0.080711 second(s), 13 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表