dc综合时set_ideal_network对switching power的影响

出尘入世 · 发表于 2015-2-9 16:58:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人在综合一个项目时，由于直接数字综合设计了一个fifo，fifo的写时钟是通过两个外部时钟mux得到，在综合script中create了两个外部时钟，也设置了set_ideal_network，但是综合的结果显示net switching power在fifo的写时钟端有很大的功耗。我通过create mux后的写时钟和之间设置mux后的时钟点ideal_network两个方法，发现此时fifo的写时钟点就没有了很大的switching power，我想问问这样的switching power应该是真的有很大吗？如果认为这点的功耗是ideal计算，不设ideal network时，报出的很大switching power是不是可以直接不考虑？？？

hnulht789 · 发表于 2015-2-10 08:57:28

你这两种定义方法区别就是前者包含了mux的loading,可是这个mux的loading会有这么大？？
正确的情况应该是create mux之前的主时钟，不是mux之后的generate clock吧

出尘入世 · 发表于 2015-2-10 10:05:48

回复 2# hnulht789

这个时钟点是连到综合出来的一千多个fliflop的ck端，它的load是会比较大，在综合时也没有单独对其设置较大的driver和load我的做法是create mux之前的时钟，mux之后的不create，这样报出来的较大的switching power我认为其是可以不理会，不知这样做是否合理？？？？

icfbicfb · 发表于 2015-2-10 11:53:44

dc报的power 也能看么？没太多利用价值

hjacky2010 · 发表于 2015-2-11 11:25:38

顶LS，DC报的power不能直视。

腐朽的青春99 · 发表于 2019-8-14 11:32:42

楼主，你好，我也遇到了同样的问题，采用不同的STD库进行综合时，结果出现了很大的分歧，rvt 的库没有net switching power，HVT/LVT/ULVT都出现了很大的net switching power，不知道是什么原因导致的，求指导

[求助] dc综合时set_ideal_network对switching power的影响

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2