以DAC为例介绍SpectreVerilog数模混合电路仿真方法(含代码)

HITHC · 发表于 2015-1-12 12:33:18

最近需要用到sigma delta ADC的数模混合仿真，感谢楼主的帖子……

lidapang · 发表于 2015-1-20 23:31:33

谢谢分享

claude · 发表于 2015-1-30 15:06:13

多谢分享！！！

sherry_kk · 发表于 2015-2-24 14:56:37

good!

hktkzsw · 发表于 2015-2-24 21:50:01

请问这种方法如何支持P&R后的Verilog网表？
另外，用原语声明的门，IUS会要求每个gate都要建立symbol，修改lib文件工作量很大，这种情况如何处理？

就是这两个问题没搞定，换到VCS+Nanosim了

sunery · 发表于 2015-3-6 09:46:18

回复 1# 真我个性

谢谢楼主分享的好资料！！

zgl5566 · 发表于 2015-3-11 16:00:57

学习了，最近正在搞这个

yhd162623 · 发表于 2015-3-11 16:09:09

支持楼主

zhjwei · 发表于 2015-3-17 14:48:01

回复 1# 真我个性

先学一下。多谢！

雪狐地带 · 发表于 2015-3-30 14:49:57

赞，感谢楼主

[原创] 以DAC为例介绍SpectreVerilog数模混合电路仿真方法(含代码)