关于verilog中多个module的疑惑

jinglong_zhou · 发表于 2013-6-19 20:30:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近从网上下了一个viterbi算法实现的verilog程序，发现好多个.v文件中有多个module，不是一个文件中最好只有一个module吗，为什么要这么做呢?

而且看作者写的testbench文件中也是写了两个module，那我在用quartus ii结合modelsim仿真时，在选择testbench的时候，top-module应该是哪一个呢？实在是很疑惑，望高手赐教哈，谢谢！

shiyinjita · 发表于 2013-6-19 23:13:57

一个文件中些两个module和两个文件中，每个写一个是一样的

yadog · 发表于 2013-6-20 10:11:38

1.仿真哪个模块，则例化哪个模块
2.一个文件中包含多个module是允许的，哪个是top module或者谁主谁从，在设计时已经确定了，
通过设计中的互连关系比较容易看出来

jinglong_zhou · 发表于 2013-6-20 19:35:50

谢谢，明白了

Gary.wang · 发表于 2013-6-26 16:25:37

没什么区别，一个文件一个module只是方便管理；

chu_dan_ · 发表于 2014-2-19 13:30:04

你好，你现在也在做verilog viterbi 解码吗，我也正在做，咱们可以交流下吗，如果可以的话请加我qq,294316759

myl-000 · 发表于 2014-10-26 16:57:20

谢谢

lin116 · 发表于 2015-4-30 10:55:54

回复 3# yadog

   前辈您好，我在用verilog导入到cadence时提示如下错误，但是我在.v文件中没发现错误，请您帮忙看一下是什么问题。/home/dianke/ic5141/design/sar_logic.v
assign start =!en_! & en_reg;
                  |
ncvlog: *E,EXPSMC (/home/dianke/ic5141/design/sar_logic.v,28|20): expecting a semicolon (';') [6.1(IEEE)].
               begin
                  |
ncvlog: *E,CSISYX (/home/dianke/ic5141/design/sar_logic.v,110|21): case item syntax error [9.5(IEEE)].
            default:
                  |
ncvlog: *E,NOTSTT (/home/dianke/ic5141/design/sar_logic.v,114|22): expecting a statement [9(IEEE)].
            endcase
                  |
ncvlog: *E,NOTSTT (/home/dianke/ic5141/design/sar_logic.v,119|21): expecting a statement [9(IEEE)].

module __nclib.sar_logic:module

errors: 4, warnings: 0

hawer · 发表于 2015-5-2 23:43:24

非常感谢了！

longever · 发表于 2016-10-13 12:05:54

那请问这里的module与同文件中其他例化的module有什么区别？

[求助] 关于verilog中多个module的疑惑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2