最新IEEE SystemVerilog 1800-2012 语法参考手册

chlalex · 发表于 2013-4-3 15:59:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 chlalex 于 2013-4-5 19:42 编辑

简单列一下Systemverilog 2012版的新特点
IEEE 1800-2012 additional reserved keywords:
implements (又加入了一个java属性，支持interface class多继承。说SV是Verilog+C++的都是没学过java的，SV分明就是Verilog+Java，参见为Java在SystemVerilog中的原配地位正身)
interconnect (这是一个挺有趣的东西，实用性有待考证)
nettype (相当强悍！)
soft (终于有soft了啊！！！学过e的同学仰天长叹的有木有

)

最新的SystemVerilog语法参考手册

[IEEE]SystemVerilog.std.1800-2012.pdf (6.66 MB, 下载次数: 9501 )

duan_dzj · 发表于 2013-4-3 17:49:16

学习学习。哈哈

posix6973 · 发表于 2013-4-5 19:48:43

thaks for sharing.

nico0811 · 发表于 2013-4-6 15:07:54

good，3x

xiaopeng0424 · 发表于 2013-4-6 19:08:22

谢谢楼主！

tiantang521 · 发表于 2013-5-4 21:01:18

thanks for sharing!!!!!!

hbyu · 发表于 2013-5-4 22:14:29

我靠，不是吧，都出2012版了

vulle · 发表于 2013-5-6 11:02:36

good job ~~~

cqdxyouyuan · 发表于 2013-5-15 21:53:18

thanks

chai891102 · 发表于 2013-5-22 22:46:44

真是好东西，感谢楼主分享

[资料] 最新IEEE SystemVerilog 1800-2012 语法参考手册

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2