在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈涛

[原创] 20nm工艺下后端设计的一些特点

[复制链接]
发表于 2012-5-11 17:24:36 | 显示全部楼层
还没接触过20nm的设计,学习了
发表于 2012-5-11 21:53:37 | 显示全部楼层
It seems a huge explaination!!!
发表于 2012-5-12 02:10:45 | 显示全部楼层
回复 1# 陈涛


It is a new world with several new keywords.

1. layout dependent effect
2. double pattern check
3. template pattern check
4. voltage dependent rule
and more

For sensitive analog design or matched signals, you also need color anchor.
They are expected to be assigned to the same mask.
发表于 2012-7-11 10:56:09 | 显示全部楼层
什么是Direction Dependent Rule Check?
什么是Unidirectional Routing?
据说20纳米要有这些。但是不知详情。
发表于 2012-7-11 17:10:55 | 显示全部楼层
后端痛苦指数每18个月增加一倍
发表于 2012-7-11 17:55:00 | 显示全部楼层
只接触过40nm的表示鸭梨很大!
发表于 2012-7-11 20:54:42 | 显示全部楼层
M0是干啥用的?
发表于 2012-7-11 23:24:00 | 显示全部楼层
目前是接触不到20nm,先看看,了解下
发表于 2012-7-13 23:41:48 | 显示全部楼层
顶起,陈老大比我们还快一步
发表于 2012-7-13 23:47:05 | 显示全部楼层
对于这么高速的设计,CRG的设计就变得极为敏感了,不知道老大对这方面有没有什么体会?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-17 02:02 , Processed in 0.039716 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表