|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
sunburst是个很不错的verilog培训机构。其中很多的文章都不错。
大家一起分享一下。 |
-
-
Wheres Waldo Coding.pdf
24 KB, 下载次数: 45
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
A Proposal To Remove Those Ugly Register Data Types From Verilog.pdf
72.13 KB, 下载次数: 27
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Asynchronous & Synchronous Reset Design Techniques.pdf
197.79 KB, 下载次数: 49
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog.pdf
566.49 KB, 下载次数: 63
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_a7c6ec8a2497a7b291f53b1d7993c6ba.pdf
150.15 KB, 下载次数: 30
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Coding and Synthesis with verilog.pdf
74.26 KB, 下载次数: 26
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Correct Methods For Adding Delays To Verilog Behavioral Models.pdf
63.45 KB, 下载次数: 27
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_db85a4414dc8fe6b4ee578b2b8130685.pdf
77 KB, 下载次数: 25
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
full_case parallel_case the Evil Twins of Verilog Synthesis.pdf
72.37 KB, 下载次数: 25
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
New Verilog-2001 Techniques for Creating Parameterized Models.pdf
81.28 KB, 下载次数: 23
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill.pdf
68.63 KB, 下载次数: 24
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
RTL Coding Styles That Yield Simulation and Synthesis Mismatches.pdf
60.6 KB, 下载次数: 17
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
State Machine Coding Styles for Synthesis.pdf
136.32 KB, 下载次数: 26
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Synchronous Resets Asynchronous Resets.pdf
271.44 KB, 下载次数: 23
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs.pdf
183.16 KB, 下载次数: 22
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_41c41ed5fe4e00576c0e5cfc0cefe9c6.pdf
266.43 KB, 下载次数: 30
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
SystemVerilog 2-State Simulation Performance and Verification Advantages.pdf
137.86 KB, 下载次数: 20
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
SystemVerilog - Is This The Merging of Verilog & VHDL.pdf
65.4 KB, 下载次数: 16
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
SystemVerilog Assertions Design Tricks and SVA Bind Files.pdf
134.02 KB, 下载次数: 25
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
SystemVerilog Event Regions Race Avoidance & Guidelines.pdf
386.61 KB, 下载次数: 27
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
SystemVerilog Implicit Port Connections Simulation & Synthesis.pdf
78.98 KB, 下载次数: 13
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
SystemVerilog Implicit Port Enhancements Accelerate System Design & Verification.pdf
94.25 KB, 下载次数: 21
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
SystemVerilog Ports & Data Types For Simple, Efficient and Enhanced HDL Modeling.pdf
84.14 KB, 下载次数: 20
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_1b76849181c5ce75dedfc0e75573cfb6.pdf
103.58 KB, 下载次数: 21
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Technical_Text_Mistakes.pdf
33.73 KB, 下载次数: 9
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
abbr_80345e871692a99b9b18610acc6be80d.pdf
117.34 KB, 下载次数: 12
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
THE IEEE VERILOG-2001 SIMULATION TOOL SCOREBOARD.pdf
44.06 KB, 下载次数: 7
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Verilog-2001 Behavioral and Synthesis Enhancements.pdf
66.19 KB, 下载次数: 8
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
VERILOG CODING STYLES FOR IMPROVED SIMULATION EFFICIENCY.pdf
51.12 KB, 下载次数: 10
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Verilog Nonblocking Assignments With Delays,Myths & Mysteries.pdf
364.57 KB, 下载次数: 23
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2010-11-21 12:56:06
楼主