设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI Design with Verilog(经典数字设计书) ...
1234567
返回列表 发新帖
楼主: henryliu

Digital VLSI Design with Verilog(经典数字设计书)

[复制链接]
梦凝霜
发表于 2016-8-9 08:44:44 | 显示全部楼层
谢谢楼主的分享，好书要顶！
回复 支持 反对

举报

雷叔叔
发表于 2016-9-10 19:56:03 | 显示全部楼层
谢谢啦
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dafei4057
发表于 2016-9-14 16:35:26 | 显示全部楼层
这个资料别的地方已经有了啊
回复 支持 反对

举报

lihao1125
发表于 2017-8-31 07:56:06 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kimluanpklu
发表于 2017-9-17 21:07:45 | 显示全部楼层
THANKS YOU :d
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lililnms
发表于 2017-9-20 23:40:05 | 显示全部楼层
谢谢主管的资源！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

woshikauffman
发表于 2017-9-21 07:38:29 | 显示全部楼层
谢谢分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

nick_liu1129
发表于 2018-10-16 23:24:38 | 显示全部楼层
回复 1# henryliu
good resourse
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 08:51 , Processed in 0.032351 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表