设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog 语法及仿真环境搭建

发新帖

查看: 1975|回复: 3

[资料] Verilog 语法及仿真环境搭建

发表于 2016-12-1 10:12:20 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

verilog 语法及仿真环境搭建，包括verilog语法，testbench建立，状态机设计等。

2.4 Testbench设计.pdf (275.02 KB, 下载次数: 13 )

2.1 Verilog HDL 代码规范.pdf

414.96 KB, 下载次数: 14 , 下载积分: 资产 -2 信元, 下载支出 2 信元

verilog

2.2 Verilog HDL硬件语言基础.pdf

470.16 KB, 下载次数: 11 , 下载积分: 资产 -2 信元, 下载支出 2 信元

verilog

2.3 状态机设计.pdf

359.78 KB, 下载次数: 14 , 下载积分: 资产 -2 信元, 下载支出 2 信元

状态机

回复

发表于 2016-12-1 23:02:21 | 显示全部楼层

回复 1# mrhe1982

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-23 09:41:32 | 显示全部楼层

thanks~

回复支持反对

发表于 2018-8-4 10:19:18 | 显示全部楼层

thanks~

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 11:11 , Processed in 0.020262 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表