在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7477|回复: 19

[资料] Verilog经典设计实例 新手共享

[复制链接]
发表于 2011-12-7 13:55:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog的135个经典设计实例,基础的学习内容,对刚接触FPGA的新手很好的资料。

Verilog的135个经典设计实例.pdf

148.4 KB, 下载次数: 151 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog的135个经典设计实例

发表于 2011-12-8 02:24:43 | 显示全部楼层
谢谢分享
发表于 2012-2-26 14:16:47 | 显示全部楼层
Have a look, thanks.
发表于 2012-4-3 23:21:29 | 显示全部楼层
try it , it looks well
发表于 2012-4-5 14:44:58 | 显示全部楼层
好资料,谢谢共享!!!!
发表于 2012-5-13 11:22:05 | 显示全部楼层
谢谢分享!thank you
发表于 2012-5-13 11:39:35 | 显示全部楼层
谁写的?
发表于 2012-7-28 00:56:28 | 显示全部楼层
Verilog HDL高级数字设计
发表于 2017-9-11 11:28:48 | 显示全部楼层
顶楼主
发表于 2017-9-12 00:50:46 | 显示全部楼层
非常感謝~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 13:02 , Processed in 0.036690 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表