在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6246|回复: 23

Viterbi译码器的fpga设计实现与优化

[复制链接]
发表于 2009-11-8 11:12:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Viterbi译码器的FPGA设计实现与优化,论文

Viterbi译码器的fpga设计实现与优化.pdf

225.79 KB, 下载次数: 223 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-11-8 12:45:58 | 显示全部楼层
谢谢楼主,Viterbi译码器在DSP实现很容易,FPGA设计就不一样了。
发表于 2010-1-14 00:39:50 | 显示全部楼层
.......
发表于 2010-1-18 00:22:20 | 显示全部楼层
多謝分享
发表于 2010-11-23 23:17:39 | 显示全部楼层
谢谢  下了
发表于 2011-1-8 13:11:05 | 显示全部楼层
very good!!!
发表于 2011-4-27 09:23:48 | 显示全部楼层
谢谢分享!!!
发表于 2011-4-27 09:28:19 | 显示全部楼层
谢谢楼主分享 好东西了
发表于 2011-10-27 12:12:03 | 显示全部楼层
看看玩玩
发表于 2011-12-25 18:28:58 | 显示全部楼层
看看版主发的好东东
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 12:34 , Processed in 0.073105 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表