在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2107|回复: 6

降低FPGA设计功耗的方法

[复制链接]
发表于 2009-3-27 14:53:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
超好的资料,降低FPGA设计功耗的方法

[ 本帖最后由 hanxiong99 于 2009-3-27 16:10 编辑 ]

降低FPGA功耗的设计技巧.rar

6.91 KB, 下载次数: 20 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-4-5 23:44:19 | 显示全部楼层
dddddddddddddd
发表于 2009-4-9 13:34:48 | 显示全部楼层
asdfswfergfergerieriogherighkl
发表于 2009-4-9 13:36:48 | 显示全部楼层
是你原创的吗?这个标题我很感兴趣
发表于 2009-4-12 02:17:07 | 显示全部楼层
謝謝樓主發帖,頂上去。
謝謝樓主共享,頂上去。
謝謝樓主共享,頂上去。
发表于 2009-4-13 14:26:32 | 显示全部楼层
不知道和刚才看到的是不是一样的.
发表于 2014-11-17 20:47:34 | 显示全部楼层
发贴收入2535 信元 推广收入0 信元 附件收入0 信元 下载支出2590 信元 阅读权限1 在线时间68 小时 注册时间2006-10-
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 12:52 , Processed in 0.042214 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表