LDO设计难题

遍体林香

各位大佬，现在在做一个LDO：
输入：2.4~5.5V
输出：1.5V
重点1：支持多种模式应用
active模式：静态功耗100uA，带载50mA；
standby模式：静态功耗1uA，带载50uA；
重点2：支持输出外挂电容和无电容应用！！！

一个LDO四种应用情况，确实很难做，现在的方案是：做两个LDO，一个静态功耗1uA的低功耗LDO和一个静态功耗100uA的常功耗LDO，切换应用（能解决切换时过渡问题），现在的问题是：同一个LDO如何做到输出带电容（uF级，可以增加ESR电阻补偿）和无电容（pF级）在全负载范围内都能稳定工作，PM最差达到40°以上？
负载电容从pF级变到uF级、负载电流从nA级变到mA级的过程中，主次极点必然会交换位置，有没有好的解决方案呢？
难道带电容和无电容应用再分别做两个LDO，切换工作，这样就需要4个LDO了。如果做开环，那么大负载应用无法解决啊，求助

SJWPRC

anyway你还是有一部分onchip decouple cap ~ 0.5nF
offchip cap 可以是0 or 1uF, 还是any value from 0 to 1uF ?
offchip cap = 0 的application 是什么 ? 我不觉得offchip cap = 0 和 offchip cap = 1uF的spec是完全一样的，如果是这样，直接定义offchip = 0，不是成本更低?

122013137

支持输出外挂电容和无电容应用 牛X

遍体林香

回复 2# SJWPRC


    片内确实会有寄生电容，但是那个40uA驱动能力的LDO，寄生电容不会超过20pF，外挂电容的值在1uF左右；
40mA驱动能力的LDO，片内寄生电容不会超过200pF，我可以适当增加一点，但是也只pF级别，外挂电容在1uF到10uF区间；

所有的外部不接电容时，只有片内寄生电容，对于负载从0（可能是100nA）到满载应用，无法避免主次极点交换位置啊

遍体林香

回复 2# SJWPRC


    offchip cap = 0和offchip cap = 1uF的spic确实要求是一样的，可能是考虑到 offchip cap = 0时性能不好，就回增加1uF电容吧，为了保险起见。

s14040380

学习了

mk2003

给楼主个提示，外挂电容就算陶瓷也要考虑ESR 零点。

122013137

可以增加ESR电阻补偿

遍体林香

回复 8# 122013137


    片外电容可以增加小的ESR补偿，当片外无电容时，内部增加兆Ω级别的SER补偿？我没做过片内用兆Ω级别的电阻和pF级别的电容串联实现零点补偿啊，这个真的可以么？

aircraft

你只需要一个dynamic biased anycap ldo即可