用verilogea编写的DAC 仿真不成功，求指点

jieok · 发表于 2018-10-24 20:04:17

您需要登录才可以下载或查看，没有账号？注册

x

这是我编的dac程序，程序应该没有问题，就是编译不成功。我在一个库里面建立的veriloga文本，然后再上面编辑的程序，我想问一下是不是要需要添加veriloga文本路径吗？请大佬指点一下

quantus · 发表于 2018-10-24 20:32:00

不需要添加路径，你这个程序就可以编译。
但你这个程序本身输入输出端口都没有，而且最后计算vout也是错的应该除256。你定义vd可以直接定义成8bit的，没必要一个个写出来。

jieok · 发表于 2018-10-24 20:35:35

这是报的错误，请大佬指点

回复 1# jieok

jieok · 发表于 2018-10-24 20:52:02

回复 2# quantus

谢谢你，不过我把输入输出端口加进去后还是编译不成功，我把报错贴上来了，报错好像和路径有关系，还是不太懂，帮忙看看吧

quantus · 发表于 2018-10-24 21:32:33

spectre下面编译没有问题的，你用的hspice我就不知道了

jieok · 发表于 2018-10-24 21:35:21

回复 5# quantus

谢谢啦

[求助] 用verilogea编写的DAC 仿真不成功，求指点