求DAC的INL和DNL的仿真问题

2729875798

在用 [url=]Monte Carlo[/url]测DAC的DNL和INL时，单位电容值往往设置成随机变量，如图所示，请问一下怎样设置单位电容值成为随机变量呢

quantus

如果有PDK提供Monte Carlo， 跑Monte Carlo就可以了， 但这样就无法指定mismatch的大小了。这篇TCASI的论文里指定了mismatch的标准差是3%，所以不太可能是直接调用工艺库的mismatch做MC仿真的。 一种可能的方法是写一个verilog－a的电容模型，人为指定MISMATCH的大小。例子如下：

module CAP_GAUSS( p, n );
  parameter real    UNIT_CAP   = 0 from ( 0 : inf ); // size of unit capacitor
  parameter integer MULTIPLIER = 1 from [ 1 : inf );
  parameter real    MISMATCH   = 0 from [ 0 : 1   );
  
  (* cds_inherited_parameter *)parameter real RANDOM = 0;
  // inherit the random variation specified in .scs model

  real sigma, cap_val;
  
  inout p, n;
  electrical p, n;
        branch( p, n ) cap;
       
        analog
    begin
      @( initial_step )
        begin
          sigma   = sqrt( MULTIPLIER ) * UNIT_CAP * MISMATCH;
          cap_val = MULTIPLIER * UNIT_CAP + sigma * RANDOM;
        end
      I( cap ) <+ cap_val * ddt( V( cap ) );
    end
endmodule

2729875798

回复 2# quantus


   十分感谢，我还想问一下，这样建立的symbol和最后测试结果差距会很大吗？

quantus

只考虑mismatch的话，我觉得还是能对得上的，实际还要考虑考虑settling，电荷注入，电源和地上的噪声...

2729875798

回复 4# quantus


   嗯嗯，太谢谢你了