数字IC 时序路径优化

lqf2060 · 发表于 2018-9-6 16:03:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如图所示，用反相器、与非、或非、异或还有选择器优化从IN#到OUT的时序路径

数字IC时序路径优化

吾要单片机 · 发表于 2018-9-6 18:40:38

原则是：时间相同在一组，时间短的在前，用选择器

lqf2060 · 发表于 2018-9-6 19:02:56

回复 2# 吾要单片机
能详细解释一下吗？不是很明白。

ziven · 发表于 2018-9-6 21:23:51

回复 3# lqf2060

时间相同的一组，是希望保证mux选择器的切换时间能够一致，不然先选择a再选择b，和先选b再选a，切换的延迟是不一致的。时间短的mux放前面，这个很好理解，短延迟的mux放前面，长延迟的mux放后面，最终的关键路径是长延迟的，而不是长+短的延迟。
因为长延迟的mux稳定的时候，短延迟的mux已经稳定了。
希望能帮助你理解

lqf2060 · 发表于 2018-9-7 19:03:15

回复 4# ziven

那根据您的说法，还是有些不是很懂，问题如下：    1.长延时在题目中是哪条？
   2.时间相同的为一组，用选择器mux进行选择，比如题目中的IN0和IN1作为mux的输入端，那么根据什么进行选择呢？那这两个信号也不能同时传输呀？
   3.时间短的mux放前面，时间长的在后面，为什么关键不是长延时呐，能不能以图的形式来描述一下，感谢您。

ziven · 发表于 2018-9-10 10:23:02

抱歉，今天上班才看到，回答你的问题
长延迟路径是你图中2ns的路径。
将0.1ns和0.5ns的延迟路径放在前面的mux，2ns的路径放在后面的mux。
mux的输入端谁先谁后并没有关系。case语句是没有执行优先级的，if else才有

yanzhang98 · 发表于 2018-9-19 08:13:32

谢谢，谢谢了

[求助] 数字IC 时序路径优化

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2