新人求助，最近使用vivado的过程中遇到无法绑定引脚的问题

ziven · 发表于 2018-8-23 19:02:05

您需要登录才可以下载或查看，没有账号？注册

x

板子的信息如上：zed-7000，写完verilog代码后，综合，然后绑定IO，如下：

显示不能绑定。
接着我又回去查手册发现串口的接受和发送的pin脚没有选错，如图

可怜的我，真心不知道问题到底出在哪里。
之前使用的是altera的FPGA，没有在绑定引脚上出过问题，刚开始接触xilinx的FPGA，遇到了好多问题，求助给为大佬。好人一生平安

ziven · 发表于 2018-8-23 19:03:15

回复 1# ziven

FPGA的芯片信息补上

pumpkin · 发表于 2018-8-23 19:45:53

这是PS部分的MIO引脚，不是给PL用的。PS的串口可以用这个引脚。

zzj0329 · 发表于 2018-8-23 20:03:25

某些专用管脚是不能配置成用户IO的，换个管脚试试吧

ziven · 发表于 2018-8-23 20:15:55

回复 3# pumpkin

弱弱的问一句PL和PS是什么意思？

XAUT-海洋 · 发表于 2018-8-24 16:16:11

帮顶一下

pumpkin · 发表于 2018-8-25 09:46:25

每个zynq芯片内部有两部分，ARM硬核（PS）和FPGA（PL）

pumpkin · 发表于 2018-8-25 09:47:35

用zynq芯片，建议先学完ug1165

埃斯普雷尔 · 发表于 2019-2-26 15:29:00

回复 1# ziven

您好，我也遇到了这种问题，小白一个，请问你这个问题是怎么解决的，能告诉我一下吗，好人一生平安

ziven · 发表于 2019-2-26 15:44:25

回复 9# 埃斯普雷尔

我的FPGA上有一个ARM芯片，有一些引脚是给ARM芯片用的，并不能给FPGA使用。好像是PL和PS的区别。
你只能用FPGA的引脚。

[求助] 新人求助，最近使用vivado的过程中遇到无法绑定引脚的问题