综合时inout端口怎么设置时序约束

qq781946487 · 发表于 2018-5-3 09:39:06

您需要登录才可以下载或查看，没有账号？注册

×

对于inout的端口怎么设置时序约束呢，input_delay和output_delay都设置为T的60%的话，肯定会有VIOLATED的啊。那么应该怎么办呢？

syf1088 · 发表于 2018-6-15 23:36:27

问题解决没有的？
我是用set_max_delay (1.2T+actual_delay_for_in2out),这样时序报告里面input/output delay 各减去0.6T，剩下的给in2out逻辑
应该还有更好的方法

494693243 · 发表于 2018-6-20 17:31:22

set_input_delay -max value
set_output_delay -max ... -add_delay

494693243 · 发表于 2018-6-20 17:31:59

好用的话告诉我

syf1088 · 发表于 2018-6-29 22:10:32

感觉不行，你这样会把in2reg的地方也设置了max delay。同一个portA，既有in2reg的path，又有in2out的path，这样设置应该会有问题

494693243 · 发表于 2018-6-30 15:00:36

回复 5# syf1088

请问你说的in2out 的path 具体掉指那一条啊真没注意过你说的问题

账号		自动登录	找回密码
密码			注册

[求助] 综合时inout端口怎么设置时序约束