LAYOUT 出错（LVS），求助大神，

天上掉个饼 · 发表于 2018-6-19 21:53:01

我的天，首先这个版图很别致，新手，不用说了。图片上显示的是版图上两个逻辑门的G端接到了VDD上，源和背栅没有接电位。版图太乱没有打LABEL无法看出来些什么具体错误。

gl9410 · 发表于 2018-6-20 10:44:28

回复 11# 天上掉个饼

老哥，我去年8月发的帖子您昨天才看到的呀

天上掉个饼 · 发表于 2018-6-23 11:28:42

回复 12# gl9410

赚点信元，不要在意/

飞啊飞2 · 发表于 2018-6-26 09:29:46

你这是自己画着玩吗我很好奇哪个公司敢要这种版图

gl9410 · 发表于 2018-7-19 23:49:37

回复 7# powerboy711

老哥，这种坟贴就别挖了——

gl9410 · 发表于 2018-7-19 23:50:16

回复 14# 飞啊飞2

学习画的啊，这点容许度都没得的么

@@@12 · 发表于 2018-8-2 10:40:34

被删连接问题看到好多次了不晓得是不是同一个人

shannon_z · 发表于 2018-9-20 14:22:14

背栅问题

549360969 · 发表于 2018-10-16 11:26:52

回复 9# wingofray 哈哈啊哈哈哈哈哈哈哈哈

账户已登录 · 发表于 2018-10-16 13:00:24

带dnw的工艺才会允许nmos的衬底电位不一样吧

[求助] LAYOUT 出错（LVS），求助大神，